Гарвардская архитектура
Гарвардская архитектура — архитектура ЭВМ, отличительными признаками которой являются:
- хранилище инструкций и хранилище данных представляют собой разные физические устройства;
- канал инструкций и канал данных также физически разделены.
Архитектура была разработана Говардом Эйкеном в конце 1930-х годов в Гарвардском университете.
История
В 1930-х годах правительство США поручило Гарвардскому и Принстонскому университетам разработать архитектуру ЭВМ для военно-морской артиллерии. В конце 1930-х годов в Гарвардском университете Говардом Эйкеном была разработана архитектура компьютера Марк I, в дальнейшем называемая по имени этого университета. Оригинальная идея была продемонстрирована Эйкеном компании IBM в октябре 1937 года. Однако победила более простая в реализации разработка Принстонского университета (более известная как архитектура фон Неймана, названная так по имени авторитетного учёного-консультанта и разработчика, первым предоставившего отчёт об архитектуре, к которой пришли в ходе плодотворных дискуссий в команде создателей; авторами же идей, заложенных в этой архитектуре, являлись Джон Преспер Экерт и Джон Уильям Мокли).
Гарвардская архитектура использовалась советским учёным А. И. Китовым в ВЦ-1 МО СССР.
Классическая гарвардская архитектура
Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий:
- выборку двух операндов;
- выбор инструкции и её выполнение;
- сохранение результата.
Идея, реализованная Эйкеном, заключалась в физическом разделении линий передачи команд и данных. В первом компьютере Эйкена «Марк I» для хранения инструкций использовалась перфорированная лента, а для работы с данными — электромеханические регистры. Это позволяло одновременно пересылать и обрабатывать команды и данные, благодаря чему значительно повышалось общее быстродействие компьютера.
В гарвардской архитектуре характеристики устройств памяти для инструкций и памяти для данных не обязательно должны быть одинаковыми. В частности, ширина слова, тактирование, технология реализации и структура адресов памяти могут различаться. В некоторых системах инструкции могут храниться в памяти только для чтения, в то время как для сохранения данных обычно требуется память с возможностью чтения и записи. В некоторых системах требуется значительно больше памяти для инструкций, чем памяти для данных, поскольку данные обычно могут подгружаться с внешней или более медленной памяти. Такая потребность увеличивает битность (ширину) шины адреса памяти инструкций по сравнению с шиной адреса памяти данных.
Отличие от архитектуры фон Неймана
В архитектуре фон Неймана процессор в каждый момент времени может либо читать инструкцию, либо читать/записывать единицу данных из/в памяти. Оба действия одновременно происходить не могут, поскольку инструкции и данные используют один и тот же поток (шину).
В компьютере с использованием гарвардской архитектуры процессор может считывать очередную команду и оперировать памятью данных одновременно и без использования кэш-памяти. Таким образом, компьютер с гарвардской архитектурой при определенной сложности схемы быстрее, чем компьютер с архитектурой фон Неймана, поскольку потоки команд и данных расположены на раздельных физически не связанных между собой аппаратных каналах.
Исходя из физического разделения шин команд и данных, разрядности этих шин могут различаться и физически могут не пересекаться.
Модификации
Модифицированная гарвардская архитектура
Соответствующая схема реализации доступа к памяти имеет один очевидный недостаток — высокую стоимость. При разделении каналов передачи команд и данных на кристалле процессора последний должен иметь почти вдвое больше интерфейсных , так как шина адреса и шина данных составляют основную часть выводов микропроцессора. Способом разрешения этой проблемы стала идея использовать общие шину данных и шину адреса для всех внешних данных, а внутри процессора использовать шину данных, шину команд и две шины адреса. Такую концепцию стали называть модифицированной гарвардской архитектурой.
Такая схемотехника применяется в современных сигнальных процессорах. Ещё дальше по пути уменьшения стоимости пошли при создании однокристальных микроЭВМ — микроконтроллеров. В них одна шина команд и данных применяется и внутри кристалла.
Разделение шин в модифицированной гарвардской структуре осуществляется при помощи раздельных управляющих сигналов: чтения, записи или выбора области памяти.
Расширенная гарвардская архитектура
Часто требуется выбрать три составляющие: два операнда и инструкцию (в алгоритмах цифровой обработки сигналов это наиболее распространенная задача в БПФ-, КИХ- и БИХ-фильтрах). Для этого существует кэш-память. В ней может храниться инструкция — следовательно, обе шины остаются свободными и появляется возможность передать два операнда одновременно. Использование кэш-памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» («SHARC») — расширенная гарвардская архитектура.
Примером могут служить процессоры «Analog Devices»: ADSP-21xx — модифицированная гарвардская архитектура, ADSP-21xxx (SHARC) — расширенная гарвардская архитектура.
Гибридные модификации с архитектурой фон Неймана
Существуют гибридные архитектуры, сочетающие достоинства как гарвардской, так и фон-неймановской архитектур. Современные CISC-процессоры обладают раздельной кэш-памятью 1-го уровня для команд и данных, что позволяет им за один рабочий такт получать одновременно и команду, и данные для её выполнения. То есть процессорное ядро аппаратно гарвардское, но программно оно фон-неймановское, что упрощает написание программ. Обычно в данных процессорах одна шина используется и для передачи команд, и для передачи данных, что схемотехнически упрощает систему. Современные варианты таких процессоров могут иногда содержать встроенные контроллеры сразу нескольких разнотипных шин для работы с различными типами памяти — например, DDR RAM и Flash. Тем не менее, и в этом случае шины, как правило, используются и для передачи команд, и для передачи данных без разделения, что делает данные процессоры ещё более близкими к фон-неймановской архитектуре при сохранении достоинств гарвардской архитектуры.
Использование
Первым компьютером, в котором была использована идея гарвардской архитектуры, был Марк I.
Гарвардская архитектура используется в ПЛК и микроконтроллерах, таких, как Microchip PIC, Atmel AVR, Intel 4004, Intel 8051, процессорах серии TMC320 фирмы Texas Instruments, DSP фирм Motorola и Analog Devices, а также в кэш-памяти первого уровня x86-микропроцессоров, делящейся на два равных либо различных по объёму блока для данных и команд.
См. также
- Архитектура фон Неймана
Примечания
- Bernard Cohen. Howard Aiken, Portrait of a computer pioneer. — Cambridge, Massachusetts: The MIT Press, 2000. — С. 53. — ISBN 978-0-2625317-9-5.
- John von Neumann. First Draft of a Report on the EDVAC // University of Pennsylvania. — 1945. — 30 июнь. Архивировано 14 марта 2013 года.
- ВЦ-1 МО СССР, 1958 (недоступная ссылка)
Википедия, чтение, книга, библиотека, поиск, нажмите, истории, книги, статьи, wikipedia, учить, информация, история, скачать, скачать бесплатно, mp3, видео, mp4, 3gp, jpg, jpeg, gif, png, картинка, музыка, песня, фильм, игра, игры, мобильный, телефон, Android, iOS, apple, мобильный телефон, Samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Сеть, компьютер, Информация о Гарвардская архитектура, Что такое Гарвардская архитектура? Что означает Гарвардская архитектура?
Garvardskaya arhitektura arhitektura EVM otlichitelnymi priznakami kotoroj yavlyayutsya hranilishe instrukcij i hranilishe dannyh predstavlyayut soboj raznye fizicheskie ustrojstva kanal instrukcij i kanal dannyh takzhe fizicheski razdeleny Shema Garvardskoj arhitektury kompyutera Arhitektura byla razrabotana Govardom Ejkenom v konce 1930 h godov v Garvardskom universitete IstoriyaV 1930 h godah pravitelstvo SShA poruchilo Garvardskomu i Prinstonskomu universitetam razrabotat arhitekturu EVM dlya voenno morskoj artillerii V konce 1930 h godov v Garvardskom universitete Govardom Ejkenom byla razrabotana arhitektura kompyutera Mark I v dalnejshem nazyvaemaya po imeni etogo universiteta Originalnaya ideya byla prodemonstrirovana Ejkenom kompanii IBM v oktyabre 1937 goda Odnako pobedila bolee prostaya v realizacii razrabotka Prinstonskogo universiteta bolee izvestnaya kak arhitektura fon Nejmana nazvannaya tak po imeni avtoritetnogo uchyonogo konsultanta i razrabotchika pervym predostavivshego otchyot ob arhitekture k kotoroj prishli v hode plodotvornyh diskussij v komande sozdatelej avtorami zhe idej zalozhennyh v etoj arhitekture yavlyalis Dzhon Presper Ekert i Dzhon Uilyam Mokli Garvardskaya arhitektura ispolzovalas sovetskim uchyonym A I Kitovym v VC 1 MO SSSR Klassicheskaya garvardskaya arhitekturaTipichnye operacii slozhenie i umnozhenie trebuyut ot lyubogo vychislitelnogo ustrojstva neskolkih dejstvij vyborku dvuh operandov vybor instrukcii i eyo vypolnenie sohranenie rezultata Ideya realizovannaya Ejkenom zaklyuchalas v fizicheskom razdelenii linij peredachi komand i dannyh V pervom kompyutere Ejkena Mark I dlya hraneniya instrukcij ispolzovalas perforirovannaya lenta a dlya raboty s dannymi elektromehanicheskie registry Eto pozvolyalo odnovremenno peresylat i obrabatyvat komandy i dannye blagodarya chemu znachitelno povyshalos obshee bystrodejstvie kompyutera V garvardskoj arhitekture harakteristiki ustrojstv pamyati dlya instrukcij i pamyati dlya dannyh ne obyazatelno dolzhny byt odinakovymi V chastnosti shirina slova taktirovanie tehnologiya realizacii i struktura adresov pamyati mogut razlichatsya V nekotoryh sistemah instrukcii mogut hranitsya v pamyati tolko dlya chteniya v to vremya kak dlya sohraneniya dannyh obychno trebuetsya pamyat s vozmozhnostyu chteniya i zapisi V nekotoryh sistemah trebuetsya znachitelno bolshe pamyati dlya instrukcij chem pamyati dlya dannyh poskolku dannye obychno mogut podgruzhatsya s vneshnej ili bolee medlennoj pamyati Takaya potrebnost uvelichivaet bitnost shirinu shiny adresa pamyati instrukcij po sravneniyu s shinoj adresa pamyati dannyh Otlichie ot arhitektury fon Nejmana V arhitekture fon Nejmana processor v kazhdyj moment vremeni mozhet libo chitat instrukciyu libo chitat zapisyvat edinicu dannyh iz v pamyati Oba dejstviya odnovremenno proishodit ne mogut poskolku instrukcii i dannye ispolzuyut odin i tot zhe potok shinu V kompyutere s ispolzovaniem garvardskoj arhitektury processor mozhet schityvat ocherednuyu komandu i operirovat pamyatyu dannyh odnovremenno i bez ispolzovaniya kesh pamyati Takim obrazom kompyuter s garvardskoj arhitekturoj pri opredelennoj slozhnosti shemy bystree chem kompyuter s arhitekturoj fon Nejmana poskolku potoki komand i dannyh raspolozheny na razdelnyh fizicheski ne svyazannyh mezhdu soboj apparatnyh kanalah Ishodya iz fizicheskogo razdeleniya shin komand i dannyh razryadnosti etih shin mogut razlichatsya i fizicheski mogut ne peresekatsya ModifikaciiModificirovannaya garvardskaya arhitektura Sootvetstvuyushaya shema realizacii dostupa k pamyati imeet odin ochevidnyj nedostatok vysokuyu stoimost Pri razdelenii kanalov peredachi komand i dannyh na kristalle processora poslednij dolzhen imet pochti vdvoe bolshe interfejsnyh tak kak shina adresa i shina dannyh sostavlyayut osnovnuyu chast vyvodov mikroprocessora Sposobom razresheniya etoj problemy stala ideya ispolzovat obshie shinu dannyh i shinu adresa dlya vseh vneshnih dannyh a vnutri processora ispolzovat shinu dannyh shinu komand i dve shiny adresa Takuyu koncepciyu stali nazyvat modificirovannoj garvardskoj arhitekturoj Takaya shemotehnika primenyaetsya v sovremennyh signalnyh processorah Eshyo dalshe po puti umensheniya stoimosti poshli pri sozdanii odnokristalnyh mikroEVM mikrokontrollerov V nih odna shina komand i dannyh primenyaetsya i vnutri kristalla Razdelenie shin v modificirovannoj garvardskoj strukture osushestvlyaetsya pri pomoshi razdelnyh upravlyayushih signalov chteniya zapisi ili vybora oblasti pamyati Rasshirennaya garvardskaya arhitektura Chasto trebuetsya vybrat tri sostavlyayushie dva operanda i instrukciyu v algoritmah cifrovoj obrabotki signalov eto naibolee rasprostranennaya zadacha v BPF KIH i BIH filtrah Dlya etogo sushestvuet kesh pamyat V nej mozhet hranitsya instrukciya sledovatelno obe shiny ostayutsya svobodnymi i poyavlyaetsya vozmozhnost peredat dva operanda odnovremenno Ispolzovanie kesh pamyati vmeste s razdelyonnymi shinami poluchilo nazvanie Super Harvard Architecture SHARC rasshirennaya garvardskaya arhitektura Primerom mogut sluzhit processory Analog Devices ADSP 21xx modificirovannaya garvardskaya arhitektura ADSP 21xxx SHARC rasshirennaya garvardskaya arhitektura Gibridnye modifikacii s arhitekturoj fon Nejmana Sushestvuyut gibridnye arhitektury sochetayushie dostoinstva kak garvardskoj tak i fon nejmanovskoj arhitektur Sovremennye CISC processory obladayut razdelnoj kesh pamyatyu 1 go urovnya dlya komand i dannyh chto pozvolyaet im za odin rabochij takt poluchat odnovremenno i komandu i dannye dlya eyo vypolneniya To est processornoe yadro apparatno garvardskoe no programmno ono fon nejmanovskoe chto uproshaet napisanie programm Obychno v dannyh processorah odna shina ispolzuetsya i dlya peredachi komand i dlya peredachi dannyh chto shemotehnicheski uproshaet sistemu Sovremennye varianty takih processorov mogut inogda soderzhat vstroennye kontrollery srazu neskolkih raznotipnyh shin dlya raboty s razlichnymi tipami pamyati naprimer DDR RAM i Flash Tem ne menee i v etom sluchae shiny kak pravilo ispolzuyutsya i dlya peredachi komand i dlya peredachi dannyh bez razdeleniya chto delaet dannye processory eshyo bolee blizkimi k fon nejmanovskoj arhitekture pri sohranenii dostoinstv garvardskoj arhitektury IspolzovaniePervym kompyuterom v kotorom byla ispolzovana ideya garvardskoj arhitektury byl Mark I Garvardskaya arhitektura ispolzuetsya v PLK i mikrokontrollerah takih kak Microchip PIC Atmel AVR Intel 4004 Intel 8051 processorah serii TMC320 firmy Texas Instruments DSP firm Motorola i Analog Devices a takzhe v kesh pamyati pervogo urovnya x86 mikroprocessorov delyashejsya na dva ravnyh libo razlichnyh po obyomu bloka dlya dannyh i komand Sm takzheArhitektura fon NejmanaPrimechaniyaBernard Cohen Howard Aiken Portrait of a computer pioneer Cambridge Massachusetts The MIT Press 2000 S 53 ISBN 978 0 2625317 9 5 John von Neumann First Draft of a Report on the EDVAC University of Pennsylvania 1945 30 iyun Arhivirovano 14 marta 2013 goda VC 1 MO SSSR 1958 nedostupnaya ssylka
